메뉴 건너뛰기

디지털 회로설계

숙제문제 보완

admin 2019.05.28 16:28 조회 수 : 265

어제 부과한 숙제에서 register E와 F의 출력은 모듈내에서 사용되지 않고 있다. 따라서 출력핀으로 별도로 정의하지 않으면 "똑똑한" Quartus가 쓸모없는 레지스터로 판정하여 플립플롭을 할당하지 않습니다. 따라서 E와 F의 값이 어떻게 변하는지 보려면 이들을 출력핀으로 정의하여야만합니다.

번호 제목 글쓴이 날짜 조회 수
31 Note 2bh02 file admin 2018.09.05 1144
30 Note 3ch file admin 2018.09.10 890
29 Note ch35 file admin 2018.09.30 754
28 Note Verilog Basics file admin 2018.09.30 712
27 Note Quartus file admin 2018.09.30 1266
26 Note Mixed logic file admin 2018.10.09 395
25 Note ch06 file admin 2018.10.15 618
24 Note ch08 file admin 2018.10.15 1251
23 Note More HDL file admin 2018.10.15 814
22 Test soluition file admin 2018.10.29 774
21 Homework+ chapter 8 note file admin 2018.10.31 603
20 Test solution with problem file admin 2018.12.05 1583
19 Public Speaking file admin 2018.12.09 252
18 RTL note file admin 2019.05.13 2612
17 T1 모범답안, 점수, 공고 file admin 2019.05.20 510
» 숙제문제 보완 admin 2019.05.28 265
15 ADC121 note file admin 2019.06.03 144
14 More on ADC121 file admin 2019.06.05 159
13 9/23-2019 Homework admin 2019.09.23 471
12 9/25 15:00반 숙제 admin 2019.09.25 193
위로