메뉴 건너뛰기

디지털 회로설계

숙제문제 보완

admin 2019.05.28 16:28 조회 수 : 270

어제 부과한 숙제에서 register E와 F의 출력은 모듈내에서 사용되지 않고 있다. 따라서 출력핀으로 별도로 정의하지 않으면 "똑똑한" Quartus가 쓸모없는 레지스터로 판정하여 플립플롭을 할당하지 않습니다. 따라서 E와 F의 값이 어떻게 변하는지 보려면 이들을 출력핀으로 정의하여야만합니다.

번호 제목 글쓴이 날짜 조회 수
31 RTL note file admin 2019.05.13 2632
30 Test solution with problem file admin 2018.12.05 1593
29 Note Quartus file admin 2018.09.30 1267
28 Note ch08 file admin 2018.10.15 1253
27 Note 2bh02 file admin 2018.09.05 1146
26 Note 3ch file admin 2018.09.10 893
25 Test1 답안 + 10/21 Homework file admin 2019.10.21 881
24 Note More HDL file admin 2018.10.15 816
23 Test soluition file admin 2018.10.29 776
22 Note ch35 file admin 2018.09.30 757
21 Note Verilog Basics file admin 2018.09.30 714
20 Note ch06 file admin 2018.10.15 621
19 Homework+ chapter 8 note file admin 2018.10.31 605
18 T1 모범답안, 점수, 공고 file admin 2019.05.20 510
17 10/2 노트보완 file admin 2019.10.02 496
16 9/23-2019 Homework admin 2019.09.23 472
15 강의노트 보완_Quartus_New file admin 2019.10.15 450
14 Note Mixed logic file admin 2018.10.09 397
13 Test1 공지 admin 2019.10.07 391
12 Homework 11 file admin 2019.11.18 272
위로