메뉴 건너뛰기

디지털 회로설계

숙제문제 보완

admin 2019.05.28 16:28 조회 수 : 430

어제 부과한 숙제에서 register E와 F의 출력은 모듈내에서 사용되지 않고 있다. 따라서 출력핀으로 별도로 정의하지 않으면 "똑똑한" Quartus가 쓸모없는 레지스터로 판정하여 플립플롭을 할당하지 않습니다. 따라서 E와 F의 값이 어떻게 변하는지 보려면 이들을 출력핀으로 정의하여야만합니다.

번호 제목 글쓴이 날짜 조회 수
34 RTL note file admin 2019.05.13 5868
33 Note Quartus file admin 2018.09.30 2362
32 Test1 답안 + 10/21 Homework file admin 2019.10.21 2157
31 Test solution with problem file admin 2018.12.05 2118
30 Test soluition file admin 2018.10.29 1468
29 10/2 노트보완 file admin 2019.10.02 1466
28 Note 2bh02 file admin 2018.09.05 1457
27 Note ch08 file admin 2018.10.15 1429
26 Note 3ch file admin 2018.09.10 1088
25 강의노트 보완_Quartus_New file admin 2019.10.15 1080
24 Note ch35 file admin 2018.09.30 971
23 Note More HDL file admin 2018.10.15 953
22 9/23-2019 Homework admin 2019.09.23 914
21 Note Verilog Basics file admin 2018.09.30 838
20 Test1 공지 admin 2019.10.07 823
19 Note ch06 file admin 2018.10.15 768
18 Homework+ chapter 8 note file admin 2018.10.31 731
17 T1 모범답안, 점수, 공고 file admin 2019.05.20 727
16 Note Mixed logic file admin 2018.10.09 589
15 Chapter 8 추가노트 file admin 2019.11.06 519
위로