메뉴 건너뛰기

디지털 회로설계

숙제문제 보완

admin 2019.05.28 16:28 조회 수 : 282

어제 부과한 숙제에서 register E와 F의 출력은 모듈내에서 사용되지 않고 있다. 따라서 출력핀으로 별도로 정의하지 않으면 "똑똑한" Quartus가 쓸모없는 레지스터로 판정하여 플립플롭을 할당하지 않습니다. 따라서 E와 F의 값이 어떻게 변하는지 보려면 이들을 출력핀으로 정의하여야만합니다.

번호 제목 글쓴이 날짜 조회 수
32 RTL note file admin 2019.05.13 2804
31 Test solution with problem file admin 2018.12.05 1619
30 Note Quartus file admin 2018.09.30 1285
29 Note ch08 file admin 2018.10.15 1269
28 Note 2bh02 file admin 2018.09.05 1187
27 Test1 답안 + 10/21 Homework file admin 2019.10.21 919
26 Note 3ch file admin 2018.09.10 910
25 Note More HDL file admin 2018.10.15 832
24 Test soluition file admin 2018.10.29 794
23 Note ch35 file admin 2018.09.30 780
22 Note Verilog Basics file admin 2018.09.30 724
21 Note ch06 file admin 2018.10.15 638
20 Homework+ chapter 8 note file admin 2018.10.31 618
19 10/2 노트보완 file admin 2019.10.02 534
18 T1 모범답안, 점수, 공고 file admin 2019.05.20 531
17 9/23-2019 Homework admin 2019.09.23 490
16 강의노트 보완_Quartus_New file admin 2019.10.15 486
15 Test1 공지 admin 2019.10.07 421
14 Note Mixed logic file admin 2018.10.09 406
13 Fig 8.11 Revision file admin 2019.11.13 317
위로