메뉴 건너뛰기

디지털 회로설계

숙제문제 보완

admin 2019.05.28 16:28 조회 수 : 203

어제 부과한 숙제에서 register E와 F의 출력은 모듈내에서 사용되지 않고 있다. 따라서 출력핀으로 별도로 정의하지 않으면 "똑똑한" Quartus가 쓸모없는 레지스터로 판정하여 플립플롭을 할당하지 않습니다. 따라서 E와 F의 값이 어떻게 변하는지 보려면 이들을 출력핀으로 정의하여야만합니다.

번호 제목 글쓴이 날짜 조회 수
19 Test solution with problem file admin 2018.12.05 1157
18 Note ch08 file admin 2018.10.15 1002
17 Note Quartus file admin 2018.09.30 742
16 Note More HDL file admin 2018.10.15 637
15 Note 2bh02 file admin 2018.09.05 599
14 Note 3ch file admin 2018.09.10 527
13 Homework+ chapter 8 note file admin 2018.10.31 487
12 Note Verilog Basics file admin 2018.09.30 460
11 Test soluition file admin 2018.10.29 426
10 Note ch35 file admin 2018.09.30 423
9 RTL note file admin 2019.05.13 398
8 Note ch06 file admin 2018.10.15 365
7 Note Mixed logic file admin 2018.10.09 258
6 T1 모범답안, 점수, 공고 file admin 2019.05.20 249
» 숙제문제 보완 admin 2019.05.28 203
4 Public Speaking file admin 2018.12.09 180
3 1st, 추가 수강허용 학생 file admin 2019.09.02 144
2 More on ADC121 file admin 2019.06.05 93
1 ADC121 note file admin 2019.06.03 79
위로