메뉴 건너뛰기

디지털 회로설계

숙제문제 보완

admin 2019.05.28 16:28 조회 수 : 246

어제 부과한 숙제에서 register E와 F의 출력은 모듈내에서 사용되지 않고 있다. 따라서 출력핀으로 별도로 정의하지 않으면 "똑똑한" Quartus가 쓸모없는 레지스터로 판정하여 플립플롭을 할당하지 않습니다. 따라서 E와 F의 값이 어떻게 변하는지 보려면 이들을 출력핀으로 정의하여야만합니다.

번호 제목 글쓴이 날짜 조회 수
28 Note 2bh02 file admin 2018.09.05 867
27 Note 3ch file admin 2018.09.10 838
26 Note ch35 file admin 2018.09.30 696
25 Note Verilog Basics file admin 2018.09.30 688
24 Note Quartus file admin 2018.09.30 1116
23 Note Mixed logic file admin 2018.10.09 370
22 Note ch06 file admin 2018.10.15 580
21 Note ch08 file admin 2018.10.15 1192
20 Note More HDL file admin 2018.10.15 767
19 Test soluition file admin 2018.10.29 662
18 Homework+ chapter 8 note file admin 2018.10.31 559
17 Test solution with problem file admin 2018.12.05 1393
16 Public Speaking file admin 2018.12.09 228
15 RTL note file admin 2019.05.13 1469
14 T1 모범답안, 점수, 공고 file admin 2019.05.20 451
» 숙제문제 보완 admin 2019.05.28 246
12 ADC121 note file admin 2019.06.03 112
11 More on ADC121 file admin 2019.06.05 133
10 9/23-2019 Homework admin 2019.09.23 300
9 9/25 15:00반 숙제 admin 2019.09.25 182
위로