메뉴 건너뛰기

디지털 회로설계

숙제문제 보완

admin 2019.05.28 16:28 조회 수 : 426

어제 부과한 숙제에서 register E와 F의 출력은 모듈내에서 사용되지 않고 있다. 따라서 출력핀으로 별도로 정의하지 않으면 "똑똑한" Quartus가 쓸모없는 레지스터로 판정하여 플립플롭을 할당하지 않습니다. 따라서 E와 F의 값이 어떻게 변하는지 보려면 이들을 출력핀으로 정의하여야만합니다.

번호 제목 글쓴이 날짜 조회 수
34 RTL note file admin 2019.05.13 5010
33 Test solution with problem file admin 2018.12.05 2028
32 Test1 답안 + 10/21 Homework file admin 2019.10.21 1862
31 Note Quartus file admin 2018.09.30 1680
30 Note 2bh02 file admin 2018.09.05 1451
29 Note ch08 file admin 2018.10.15 1415
28 10/2 노트보완 file admin 2019.10.02 1361
27 Note 3ch file admin 2018.09.10 1079
26 Test soluition file admin 2018.10.29 1073
25 강의노트 보완_Quartus_New file admin 2019.10.15 997
24 Note ch35 file admin 2018.09.30 963
23 Note More HDL file admin 2018.10.15 948
22 Note Verilog Basics file admin 2018.09.30 835
21 9/23-2019 Homework admin 2019.09.23 785
20 Note ch06 file admin 2018.10.15 765
19 Test1 공지 admin 2019.10.07 752
18 Homework+ chapter 8 note file admin 2018.10.31 729
17 T1 모범답안, 점수, 공고 file admin 2019.05.20 699
16 Note Mixed logic file admin 2018.10.09 571
15 Chapter 8 추가노트 file admin 2019.11.06 476
위로