메뉴 건너뛰기

디지털 회로설계

숙제문제 보완

admin 2019.05.28 16:28 조회 수 : 247

어제 부과한 숙제에서 register E와 F의 출력은 모듈내에서 사용되지 않고 있다. 따라서 출력핀으로 별도로 정의하지 않으면 "똑똑한" Quartus가 쓸모없는 레지스터로 판정하여 플립플롭을 할당하지 않습니다. 따라서 E와 F의 값이 어떻게 변하는지 보려면 이들을 출력핀으로 정의하여야만합니다.

번호 제목 글쓴이 날짜 조회 수
28 디설언 수업조교 연락처_09:00 수업 admin 2019.09.30 74
27 ADC121 note file admin 2019.06.03 115
26 Homework 11 file admin 2019.11.18 121
25 More on ADC121 file admin 2019.06.05 135
24 Chapter 8 추가노트 file admin 2019.11.06 138
23 Fig 8.11 Revision file admin 2019.11.13 141
22 9/25 15:00반 숙제 admin 2019.09.25 183
21 Public Speaking file admin 2018.12.09 232
» 숙제문제 보완 admin 2019.05.28 247
19 강의노트 보완_Quartus_New file admin 2019.10.15 289
18 Test1 공지 admin 2019.10.07 333
17 9/23-2019 Homework admin 2019.09.23 357
16 10/2 노트보완 file admin 2019.10.02 367
15 Test1 답안 + 10/21 Homework file admin 2019.10.21 373
14 Note Mixed logic file admin 2018.10.09 375
13 T1 모범답안, 점수, 공고 file admin 2019.05.20 475
12 Homework+ chapter 8 note file admin 2018.10.31 570
11 Note ch06 file admin 2018.10.15 586
10 Test soluition file admin 2018.10.29 693
9 Note Verilog Basics file admin 2018.09.30 697
위로